何賓編著的《Xilinx FPGA設計指南： Vivado集成設計環(huán)境》系統(tǒng)地介紹了Xilinx新一代集成開發(fā)環(huán)境Vivado的設計方法、設計流程和具體實現(xiàn)。全書共分8章，內(nèi)容包括： Vivado設計導論、 Vivado工程模式和非工程模式設計流程、Vivado調(diào)試流程、基于IP的嵌入式系統(tǒng)設計流程、Vivado HLS設計流程、System Generator設計流程、Vivado部分可重配置設計流程和Vivado高級設計技術。本書參考了Xilinx公司提供的Vivado設計資料，理論與應用并重，將Xilinx公司的設計方法貫穿在具體的設計實現(xiàn)中。
本書可作為使用Xilinx Vivado集成開發(fā)環(huán)境進行FPGA設計的工程技術人員的參考用書，也可作為電子信息類專業(yè)高年級本科生和研究生的教學用書，同時也可作為Xilinx公司的培訓教材。
Vivado是全球著名的可編程邏輯器件廠商Xilinx推出的新一代集成開發(fā)環(huán)境，其設計理念與其前身ISE相比有著顯著的進步：更加強調(diào)以IP為中心的系統(tǒng)級設計思想；允許設計者在多個方案中探索zui優(yōu)的實現(xiàn)方法；提供了更高效的時序收斂能力；提供設計者對FPGA布局布線高效的控制能力等。另外，高級綜臺工具-Vivado HLS也是Vivado集成設計環(huán)境的一大亮點，使得設計者可以使用高級編程語言對FPGA設計進行建模，并通過高級綜合工具HLS將設計模型自動轉換成RTL級的描述。
EDA工程技術叢書 Xilinx FPGA設計quanwei指南：Vivado集成設計環(huán)境》從邏輯設計、嵌入式系統(tǒng)設計、數(shù)字信號處理等不同的應用角度，通過典型的設計實例，由淺入深地論述了Vivado的設計理念和設計方法；使讀者通過對Vivado設計工具的系統(tǒng)學習，掌握其設計思想精髓，提高FPGA設計效率。
主要內(nèi)容
Vivado設計導論
Vivado調(diào)試流程
Vivado HLS信號處理流程
Vivado部分可重配置設計流程
Vivado工程模式和非工程模式設計流程
基于IP的嵌入式系統(tǒng)設計流程
System Generator設計流程
Vivado高級設計技術
何賓 從事數(shù)字系統(tǒng)EDA方面的本科生和研究生相關課程的教學和科研工作，并在多個省市進行大學生電子設計競賽FPGA專題方面的教師培訓工作，在EDA教學和科研方面積累了豐富的經(jīng)驗。曾出版相關圖書《EDA原理及應用》、《EDA原理及應用實驗教程》、《片上可編程系統(tǒng)原理及應用》、《FPGA數(shù)字信號處理實現(xiàn)原理及方法》、《Xilinx可編程邏輯器件設計技術詳解》、《數(shù)字與片上系統(tǒng)設計教程》、《EDA原理及Verilog實現(xiàn)》、《基于AXI4的可編程SOC系統(tǒng)設計》。
第1章 Vivado設計導論
1.1 Vivado系統(tǒng)級設計流程
1.2 Vivado功能和特性
1.3 Vivado使用模式
1.3.1 Vivado工程模式和非工程模式不同點比較
1.3.2 工程模式和非工程模式命令的不同
1.4 近期的UltraScale結構
1.4.1 可配置邏輯塊
1.4.2 時鐘資源和時鐘管理單元
1.4.3 塊存儲器資源
1.4.4 專用的DSP模塊
1.4.5 輸入/輸出塊
1.4.6 高速串行收發(fā)器
1.4.7 PCIE模塊
1.4.8 Interlaken集成塊
1.4.9 Ethernet模塊
1.4.10 系統(tǒng)監(jiān)控器模塊
1.4.11 配置模塊
1.4.12 互連資源
第2章 Vivado工程模式和非工程模式設計流程
2.1 工程模式設計流程
2.1.1 啟動Vivado集成開發(fā)環(huán)境
2.1.2 建立新的設計工程
2.1.3 Vivado設計主界面及功能
2.1.4 創(chuàng)建并添加一個新的設計文件
2.1.5 RTL描述和分析
2.1.6 設計綜合和分析
2.1.7 設計行為級仿真
2.1.8 添加約束條件
2.1.9 XDC約束語法規(guī)則
2.1.10 設計實現(xiàn)和分析
2.1.11 設計時序仿真
2.1.12 生成編程文件
2.1.13 下載比特流文件到FPGA
2.2 非工程模式設計流程
2.2.1 修改路徑
2.2.2 設置輸出路徑
2.2.3 設置設計源文件和約束
2.2.4 運行綜合
2.2.5 運行布
2.2.6 運行布線
2.2.7 生成比特流文件
第3章 Vivado調(diào)試流程
3.1 設計調(diào)試原理和方法
3.2 創(chuàng)建新的FIFO調(diào)試工程
3.3 添加FIFO IP到設計中
3.4 添加頂層設計文件
3.5 例化FIFO
3.6 添加約束文件
3.7 網(wǎng)表插入調(diào)試探測流程方法及實現(xiàn)
3.7.1 網(wǎng)表插入調(diào)試探測流程的方法
3.7.2 網(wǎng)表插入調(diào)試探測流程的實現(xiàn)
3.8 使用添加HDL屬性調(diào)試探測流程
3.9 使用HDL例化調(diào)試核調(diào)試探測流程
第4章 基于IP的嵌入式系統(tǒng)設計流程
4.1 簡單硬件系統(tǒng)設計
4.1.1 創(chuàng)建新的工程
4.1.2 使用IP集成器創(chuàng)建處理器系統(tǒng)
4.1.3 生成頂層HDL和導出設計到SDK
4.1.4 創(chuàng)建存儲器測試程序
4.1.5 驗證設計
4.2 在PL內(nèi)添加外設
4.2.1 打開工程
4.2.2 添加兩個GPIO實例
4.2.3 連接外部GPIO外設
4.2.4 生成比特流和導出到SDK
4.2.5 生成測試程序
4.2.6 驗證設計
4.3 創(chuàng)建和添加定制IP
4.3.1 使用外設模板創(chuàng)建定制IP
4.3.2 使用IP封裝器封裝外設
4.3.3 修改工程設置
4.3.4 添加定制IP到設計
4.3.5 添加約束XDC
4.3.6 添加BRAM
4.4 編寫軟件程序
4.4.1 打開工程
4.4.2 創(chuàng)建應用工程
4.4.3 為LED_IP分配驅動
4.4.4 分析匯編目標文件
4.4.5 驗證設計
4.5 軟件控制定時器和調(diào)試
4.5.1 打開工程
4.5.2 創(chuàng)建SDK軟件工程
4.5.3 在硬件上驗證操作
4.5.4 啟動調(diào)試器
4.6 使用硬件分析儀調(diào)試
4.6.1 ILA核原理
4.6.2 VIO核原理
4.6.3 打開工程
4.6.4 添加定制IP
4.6.5 添加ILA和VIO核
4.6.6 標記和分配調(diào)試網(wǎng)絡
4.6.7 生成比特流文件
4.6.8 生成測試程序
4.6.9 測試和調(diào)試
第5章 Vivado HLS設計流程
第6章 System Generator設計流程
第7章 Vivado部分可重配置設計流程
第8章 Vivado高級設計技術
附錄 XDC中有效的命令
這本書講的是ISE的新套件Vivado
非常有用的書。
這個商品不錯~
vivado指導用書，很有參考價值！
這個商品不錯~
非常實用，非常便宜，好評！
一直追何老師的新書，做工程開發(fā)很好用。
1萬個贊
很好，在拜讀
書不錯
用處不是太大，基本使用手冊而已，進階還是要多做工程，手冊比什么都有用
不錯的購物經(jīng)歷
不錯！
一般
活動買的，很不錯
賣家人真的好好哦,太感謝了！
質(zhì)量嗷嗷的好
發(fā)貨很快，還沒看
很不錯的一本介紹Xilinx新一代Vivado設計套件的教程。使用步驟很具體
書的質(zhì)量不錯，只是內(nèi)容特別不基礎，剛接觸的硬件的人看不懂
