本書以數字邏輯為基礎,介紹了數字電路的基本理論、分析方法、綜合方法和實際應用。本書共分8章,第1章介紹數制之間的轉換及常用的編碼; 第2章介紹邏輯代數及邏輯化簡的基本方法; 第3章介紹幾個常用的組合邏輯模塊的應用; 第4章和第5章介紹時序電路的分析、設計方法和中規模邏輯模塊的應用; 第6章介紹數/模和模/數轉換電路; 第7章介紹可編程邏輯器件的原理及應用; 第8章以大量例題為背景介紹硬件描述語言VHDL。每章后面附有相應的習題。 本書可作為高等學校通信、電氣、電子信息、計算機、自動化等專業的大學本科教材,也可供其他從事電子技術工作的工程技術人員參考。
本書是根據作者多年教學經驗編寫而成,在版的基礎上對內容進行了修正和更新。適應對象為高等院校本科電子信息、通信工程、電氣工程及自動化、機電工程及計算機科學與技術等專業。“數字邏輯電路分析與設計”是這些專業的一門必修的、重要的技術基礎課,讓學生建立對數字系統的基本概念、熟悉常用的基本器件、掌握基本的分析方法,從而掌握實際數字系統的分析和設計能力。
目錄
第1章數字電路基
1.1數字信號與數字電路
1.1.1數字信號
1.1.2數字電路
1.2數值
1.2.1各種進制的表示
1.2.2各種進制之間的轉換
1.3二值編碼
1.3.1帶符號數的表示
1.3.2常用的二十進制碼
1.3.3n位十進制數的BCD碼表示及8421 BCD碼的加/減法
1.4邏輯關系
1.4.1基本邏輯關系
1.4.2復合邏輯關系
1.5邏輯關系與數字電路
習題1
第2章邏輯函數與組合電路基
2.1邏輯代數
2.1.1邏輯代數的基本公式
2.1.2邏輯代數的基本規則
2.1.3邏輯函數的公式法化
2.2邏輯函數的標準形式
2.2.1最小項與最小項表達式
2.2.2較大項與較大項表達式
2.2.3最小項與較大項的關系
2.3卡諾圖及其化
2.3.1卡諾圖
2.3.2邏輯函數與卡諾圖
2.3.3用卡諾圖化簡邏輯函數
2.3.4對具有無關項的邏輯函數的化
2.4組合電路的設計基
2.4.1編碼器的設計
2.4.2譯碼器的設計
2.4.3數據選擇器的設計
2.4.4數值比較器的設計
2.4.52位加法器的設計
習題2
第3章組合邏輯電路設計
3.1集成邏輯電路的電氣特性
3.1.1集成電路的主要電氣指標
3.1.2邏輯電路的輸出結構
3.1.3芯片使用中注意的問題
3.1.4正、負邏輯極性
3.1.5常用門電路
3.2常用組合邏輯模塊
3.2.14位并行加法器
3.2.2數值比較器
3.2.3譯碼器
3.2.4數據選擇器
3.2.5總線收發器
3.3應用實例
3.4險象與競爭
3.4.1險象的分類
3.4.2不考慮延遲時的電路輸出
3.4.3邏輯險象及其消除
3.4.4功能險象
3.4.5動態險象
習題3
第4章時序電路基
4.1集成觸發器
4.1.1基本RS觸發器
4.1.2鐘控RS觸發器
4.1.3D觸發器
4.1.4JK觸發器
4.2觸發器的應用
4.2.1D觸發器的應用
4.2.2JK觸發器的應用
4.2.3異步計數器
4.3同步時序邏輯電路
4.3.1時序邏輯電路的基本概念
4.3.2米里型電路的分析舉例
4.3.3莫爾型電路分析舉例
4.3.4自啟動
4.4集成計數器及其應用
4.4.1集成計數器
4.4.2任意模計數器
4.4.3計數器的擴展
4.4.4集成計數器應用舉例
4.5集成移位寄存器及其應用
4.5.1集成移位寄存器
4.5.2移位型計數器
4.5.3移位寄存器在數據轉換中的應用
習題4
第5章同步時序電路和數字系統設計
5.1同步時序電路的基本設計方法
5.1.1原始狀態圖和狀態表的建立
5.1.2用觸發器實現狀態分配
5.1.3導出觸發器的激勵方程和輸出方程
5.2用“觸發器組合狀態法”設計同步時序邏輯電路
5.2.1寫出編碼狀態表
5.2.2化簡觸發器激勵函數的卡諾圖
5.2.3畫出邏輯圖
5.3用“觸發器直接狀態法”設計同步時序邏輯電路
5.3.1觸發器狀態的直接分配
5.3.2做出邏輯次態表
5.3.3導出各觸發器的激勵方程和電路的輸出方程
5.3.4畫出邏輯圖
5.4同步時序電路中的時鐘偏移
5.4.1時鐘偏移現象
5.4.2時鐘偏移的后果
5.4.3防止時鐘偏移的方法
習題5
第6章集成ADC和DAC的基本原理與結構
6.1集成數模轉換器
6.1.1二進制權電阻網絡DAC
6.1.2二進制T形電阻網絡DAC
6.2DAC的主要技術參數
6.2.1最小輸出電壓和滿量程輸出電壓
6.2.2分辨率
6.2.3轉換誤差和產生原因
6.2.4DAC的建立時間
6.3集成模數轉換器
6.3.1ADC的處理過程
6.3.2并行型 ADC
6.3.3逐次比較逼近型ADC
6.3.4雙積分型ADC
6.4ADC的主要技術參數
習題6
第7章可編程邏輯器件及其應用基
7.1PLD的基本原理
7.1.1PLD的基本組成
7.1.2PLD的編程和陣列結構
7.1.3PLD的邏輯符號
7.2只讀存儲器
7.2.1ROM的組成原理
7.2.2ROM在組合邏輯設計中的應用
7.3可編程邏輯陣列
7.3.1組合邏輯PLA電路
7.3.2時序邏輯PLA電路
習題7
第8章硬件描述語言基
8.1硬件描述語言概述
8.2VHDL語言描述數字系統的基本方法
8.2.1VHDL庫和包
8.2.2實體描述語句
8.2.3結構體描述
8.3VHDL中的賦值、判斷和循環語句
8.3.1信號和變量的賦值語句
8.3.2IFELSE語句
8.3.3CASE語句
8.3.4LOOP語句
8.3.5NEXT、EXIT語句
8.4進程語句
8.5VHDL設計組合邏輯電路舉例
8.6VHDL設計時序邏輯電路舉例
8.6.1時鐘信號的描述
8.6.2觸發器的同步和非同步復位的描述
習題8
主要參考文獻
第3章組合邏輯電路設計一般說來,根據輸出信號對輸入信號響應的不同,邏輯電路可以分為兩類: 一類是組合邏輯電路,稱為組合電路; 另一類是時序邏輯電路,稱為時序電路。在組合邏輯電路中,電路在任一時刻的輸出信號僅決定于該時刻的輸入信號,而與電路原有的輸出狀態無關。從電路結構上來看,組合邏輯電路的輸出端和
圖31組合邏輯電路的結構框圖
輸入端之間沒有反饋回路,其一般結構如圖31所示。
對于組合邏輯電路的工程實現,可分為兩種情況。及時種情況是,根據已導出的邏輯圖,從市場上選用由集成電路制造商提供的集成電路芯片,從而構成具有預定功能的電氣裝置或部件,例如印刷電路板。第二種情況是,從集成電路設計軟件的元件庫中,選擇相應的門及功能塊,進而構成集成電路芯片。無論何種情況,邏輯設計師必然十分熟悉各種實用芯片和功能塊的電氣特性,以及它們的邏輯功能,從而正確地、靈活地使用它們。本章將依托及時種實現情況,先介紹集成電路的主要電氣特性,再介紹常用的組合邏輯模塊,進而討論組合邏輯電路的設計。3.1集成邏輯電路的電氣特性市售的集成電路芯片,按制作工藝的不同和工作機理的不同,可分為TTL(晶體管晶體管邏輯)、MOS(金屬 氧化物半導體邏輯)和ECL(發射極耦合邏輯)等。在MOS工藝的基礎上,發展而來的CMOS(互補MOS邏輯)和TTL這兩種集成電路得到了最為廣泛的應用。本節主要介紹這兩種電路。TTL是出現較早的一種集成電路,在20世紀70到 80年代占有統治地位。按照允許的工作環境,可分為74系列和54系列,一般的工作電壓為5V左右。常用的為74系列,工作的溫度范圍是0~70℃; 54系列可在較大的環境溫度范圍(-55~125℃)內工作,價格昂貴,主要用于環境條件十分惡劣的一些軍用產品中。4000系列是美國半導體公司早期開發的CMOS集成電路,因其功耗小而在過去的一段時間里也得到了較廣泛的應用,它的工作電壓范圍比較寬(5~18V)。后來,又發展了多種類型CMOS電路,例如HC(高速CMOS)、AHC(高級高速CMOS)、AC(高級CMOS)、HCT(與TTL兼容的高速CMOS)、ACT(與TTL兼容的高級CMOS)以及AHCT(與TTL兼容的高級高速CMOS)等類型,它們的工作電壓都是5V。由于當時 TTL所表現的優點及市場占有率,在分類和命名規則方面也向TTL靠攏,分為74和54兩個系列,采用與TTL相同的功能號,例如74 ACT00等。進入20世紀90年代以后,又發展了低壓CMOS電路,例如LV(低壓)、LVC(低壓CMOS)、ALVC(高級低壓CMOS)和ALVT(高級低壓工藝)等。LV和LVC的工作電壓為3.3V,ALVC和ALVT的工作電壓為2.5V。相對而言,TTL的工作速度較快,CMOS的功耗較小,為此把兩者集成在同一芯片上,取長補短,便產生了雙極型與CMOS的混合工藝——BiCMOS工藝。ABT(高級BiCMOS工藝)就是表示采用這一工藝的一類集成電路。近年來,CMOS工藝取得了長足進步,工作速度也越來越高,在LSI和VLSI中,得到了普遍采用。不同工藝的集成電路的電氣指標均不盡相同,集成電路手冊對各種集成電路芯片的邏輯功能和它們的電氣指標都作了詳細的說明。現以TTL與非門為例來說明主要電氣指標的含義,以便正確選擇和使用這些芯片。3.1.1集成電路的主要電氣指標1. 輸出電壓與輸入電壓
對于如圖32(a)所示的2輸入與非門,在邏輯上,當a b=0時,c=1。這時門電路的輸出電壓vc應為高電平。這一電平的實際值,將因集成電路的工藝不同而不同。對于TTL集成電路而言,空載時理論上約為3.6V。由于電路工作狀態的不同,實際值將低于這一數值。人們規定,如果TTL電路的實際電平vc≥2.4V,則仍認為該集成電路是合格的,否則,將是不合格的。所以2.4V是TTL電路輸出高電平時允許的低電平,用VOH來表示。不同工藝的集成電路的VOH的值在圖32中可以查得。
圖32集成電路應用
對于圖32(a)所示的2輸入與非門,在邏輯上,當a b = 1時,c=0。這時門電路的輸出電壓vc應為低電平。這一電平的實際值,對TTL電路而言,約為0.1V。同樣,因為電路工作狀態的不同,實際值略高于這一數值。人們規定,如果TTL電路實際電平vc≤0.4V,則仍認為該集成電路是合格的,否則,將是不合格的。所以0.4V是TTL電路輸出低電平時允許的較高電平,記作VOL。不同工藝的集成電路的VOL可從圖32中查到。
考察集成電路的輸入電壓vI。如欲在集成電路的輸入端加入邏輯0,即低電平,那么,實際的電平應為多大呢?對于TTL電路而言,vI應小于等于0.8V,記作VIL。VIL是可被集成電路確認為輸入低電平的較高電平。與此對應,VIH則是可被集成電路確認為輸入高電平的低電平。TTL電路的VIH=2.0V。圖32給出了不同工藝集成電路的VIL和VIH。有時候,把VIL記作VILmax或VILOFF,稱為關門電平; 把VIH記作VIHmin或VON,稱為開門電平。上述4個指標表明: 當兩塊集成電路級聯時,必然考慮彼此間的電平匹配,僅當前一級芯片的VOH大于后一級的VIH以及前一級芯片的VOL小于后一級的VIL時,才能保障電路在正常條件下正常工作。在圖33中給出了一個參數Vth稱為閾值電平。Vth是進行粗略估算用的,如果vI>Vth,則輸入為高電平; 反之,輸入為低電平。