前言
第1章 可編程邏輯器件概述
1.1 EDA技術(shù)及其應(yīng)用
1.2 可編程邏輯器件的分類(lèi)及原理
1.2.1 EPLD和CPLD
1.2.2 FPGA
1.2.3 FPGA與CPLD的比較
1.3 PLD的設(shè)計(jì)開(kāi)發(fā)
1.3.1 PLD設(shè)計(jì)方法
1.3.2 PLD設(shè)計(jì)流程
1.4 Altera可編程邏輯器件
1.4.1 Stratix系列
1.4.2 Arria系列
1.4.3 Cyclone系列
1.4.4 MAX系列
1.5 思考與練習(xí)
第2章 VHDL基礎(chǔ)
2.1 VHDL概述
2.1.1 硬件描述語(yǔ)言概述
2.1.2 VHDL的特點(diǎn)及設(shè)計(jì)流程
2.2 VHDL程序基本結(jié)構(gòu)
2.2.1 實(shí)體
2.2.2 結(jié)構(gòu)體
2.2.3 配置
2.2.4 程序包
2.3 VHDL中的數(shù)據(jù)
2.3.1 標(biāo)識(shí)符
2.3.2 數(shù)據(jù)對(duì)象
2.3.3 數(shù)據(jù)類(lèi)型
2.4 VHDL中的表達(dá)式
2.5 VHDL描述語(yǔ)句
2.5.1 順序描述語(yǔ)句
2.5.2 并行描述語(yǔ)句
2.6 思考與練習(xí)
第3章 VHDL程序設(shè)計(jì)
3.1 基本數(shù)字電路的VHDL描述
3.1.1 基本邏輯門(mén)電路
3.1.2 編碼器和譯碼器電路
3.1.3 數(shù)據(jù)選擇器
3.1.4 加法器
3.1.5 乘法器
3.1.6 觸發(fā)器電路
3.1.7 寄存器電路
3.1.8 計(jì)數(shù)器電路
3.1.9 存儲(chǔ)器
3.2 有限狀態(tài)機(jī)
3.2.1 有限狀態(tài)機(jī)的基本描述
3.2.2 有限狀態(tài)機(jī)狀態(tài)編碼方式
3.2.3 有限狀態(tài)機(jī)的輸出和復(fù)位
3.3 應(yīng)用實(shí)例——表決器、雙口RAM的讀取
3.4 思考與練習(xí)
第4章 Altera開(kāi)發(fā)工具的使用
4.1 Quartus Ⅱ集成開(kāi)發(fā)環(huán)境
4.1.1 概述
4.1.2 Quartus Ⅱ的安裝
4.1.3 Quartus Ⅱ 10.0圖形用戶(hù)界面
4.1.4 設(shè)計(jì)輸入
4.1.5 對(duì)設(shè)計(jì)工程進(jìn)行設(shè)置和約束
4.1.6 設(shè)計(jì)綜合
4.1.7 布局布線
4.1.8 仿真
4.1.9 時(shí)序分析
4.1.1 0編程與配置
4.2 在Altera CPLD/FPGA中運(yùn)行及時(shí)個(gè)程序
4.2.1 實(shí)驗(yàn)?zāi)康?、環(huán)境及實(shí)驗(yàn)原理
4.2.2 實(shí)驗(yàn)步驟
4.3 應(yīng)用實(shí)例——MAX Ⅱ內(nèi)嵌UFM模塊的使用
4.3.1 實(shí)驗(yàn)?zāi)康?、環(huán)境及實(shí)驗(yàn)原理
4.3.2 實(shí)驗(yàn)步驟
4.4 思考與練習(xí)
第5章 可編程邏輯設(shè)計(jì)的基本問(wèn)題
5.1 可編程邏輯設(shè)計(jì)基本原則
5.1.1 面向硬件原則
5.1.2 系統(tǒng)性原則
5.1.3 面積與速度之間的互換關(guān)系
5.1.4 同步設(shè)計(jì)原則
5.2 常用設(shè)計(jì)思想與技巧
5.2.1 串并轉(zhuǎn)換
5.2.2 應(yīng)用實(shí)例——RS232數(shù)據(jù)串并轉(zhuǎn)換
5.2.3 乒乓操作
5.2.4 流水線操作
5.3 常見(jiàn)問(wèn)題及處理方法
5.3.1 競(jìng)爭(zhēng)冒險(xiǎn)產(chǎn)生的原因和處理方法
5.3.2 時(shí)鐘設(shè)計(jì)常見(jiàn)問(wèn)題和處理方法
5.3.3 建立和保持時(shí)間的處理方法
5.4 應(yīng)用實(shí)例——利用FIFO緩存器做高速緩存
5.5 思考與練習(xí)
第6章 典型數(shù)字信號(hào)處理算法FPGA設(shè)計(jì)
6.1 坐標(biāo)旋轉(zhuǎn)數(shù)字計(jì)算機(jī)
6.1.1 CORDIC算法原理
6.1.2 CORDIC算法結(jié)構(gòu)
6.1.3 CORDIC算法設(shè)計(jì)
6.1.4 程序分析及設(shè)計(jì)
6.2 有限脈沖響應(yīng)數(shù)字濾波器
6.2.1 FIR數(shù)字濾波器原理
6.2.2 FIR數(shù)字濾波器程序設(shè)計(jì)
6.2.3 程序分析及設(shè)計(jì)
6.3 無(wú)限脈沖響應(yīng)數(shù)字濾波器
6.3.1 IIR數(shù)字濾波器原理
6.3.2 IIR數(shù)字濾波器程序設(shè)計(jì)
6.3.3 程序分析及設(shè)計(jì)
6.4 快速傅里葉變換
6.4.1 FFT算法原理
6.4.2 FFT程序設(shè)計(jì)
6.4.3 程序分析及設(shè)計(jì)
6.5 思考與練習(xí)
第7章 通用接口的FPGA設(shè)計(jì)
7.1 通用異步收發(fā)器
7.1.1 UART功能簡(jiǎn)介
7.1.2 UART實(shí)現(xiàn)結(jié)構(gòu)
7.1.3 UART程序設(shè)計(jì)
7.2 CAN總線控制器
7.2.1 CAN總線協(xié)議概述
7.2.2 CAN通信控制器實(shí)現(xiàn)框架
7.2.3 CAN通信控制器程序設(shè)計(jì)
7.3 以太網(wǎng)控制器
7.3.1 以太網(wǎng)基本原理
7.3.2 以太網(wǎng)控制器實(shí)現(xiàn)框架
7.3.3 以太網(wǎng)控制器程序設(shè)計(jì)
7.4 應(yīng)用實(shí)例——雙UART設(shè)計(jì)
7.5 思考與練習(xí)
第8章 基于SOPC的嵌入式系統(tǒng)設(shè)計(jì)
8.1 Altera SOPC技術(shù)及其設(shè)計(jì)開(kāi)發(fā)流程
8.1.1 SOPC技術(shù)簡(jiǎn)介
8.1.2 SOPC Builder使用
8.1.3 SOPC設(shè)計(jì)開(kāi)發(fā)流程
8.2 Nios Ⅱ處理器
8.3 Avalon總線
8.3.1 Avalon總線的特點(diǎn)
8.3.2 Avalon總線信號(hào)
8.4 Nios Ⅱ外圍標(biāo)準(zhǔn)設(shè)備
8.4.1 SDRAM控制器
8.4.2 CFI控制器
8.4.3 EPCS控制器
8.4.4 并行輸入/輸出控制器
8.4.5 定時(shí)器控制器
8.4.6 UART核
8.4.7 JTAG UART核
8.4.8 SPI核
8.4.9 DMA控制器
8.4.1 0PLL核
8.5 自定制用戶(hù)外設(shè)
8.6 基于Nios Ⅱ系統(tǒng)開(kāi)發(fā)實(shí)例
8.7 思考與練習(xí)
第9章 SOPC硬件開(kāi)發(fā)
9.1 基于 Nios Ⅱ的SOPC硬件系統(tǒng)開(kāi)發(fā)流程
9.2 SOPC Builder硬件開(kāi)發(fā)環(huán)境介紹
9.2.1 SOPC Builder的功能
9.2.2 SOPC Builder的組成
9.3 應(yīng)用實(shí)例
9.3.1 創(chuàng)建一個(gè)Quartus Ⅱ工程
9.3.2 使用SOPC Builder創(chuàng)建Nios Ⅱ系統(tǒng)模塊
9.3.3 添加CPU及外設(shè)IP模塊
9.3.4 集成Nios Ⅱ系統(tǒng)到Quartus Ⅱ工程
9.3.5 設(shè)置編譯選項(xiàng)并進(jìn)行工程編譯
9.3.6 將設(shè)計(jì)下載到目標(biāo)FPGA中
9.4 思考與練習(xí)
第10章 SOPC軟件開(kāi)發(fā)
10.1 SOPC軟件開(kāi)發(fā)環(huán)境概述
10.1.1 Nios Ⅱ指令系統(tǒng)介紹
10.1.2 Nios Ⅱ處理器運(yùn)行模式
10.2 Nios Ⅱ IDE
10.3 硬件抽象層系統(tǒng)庫(kù)
10.3.1 HAL系統(tǒng)庫(kù)的功能
10.3.2 使用HAL開(kāi)發(fā)應(yīng)用程序
10.4 應(yīng)用實(shí)例
10.4.1 使用Nios Ⅱ IDE建立用戶(hù)程序
10.4.2 創(chuàng)建一個(gè)新的C/C++應(yīng)用工程
10.4.3 設(shè)置工程系統(tǒng)庫(kù)屬性和編譯選項(xiàng)
10.4.4 編譯連接工程
10.4.5 對(duì)程序進(jìn)行運(yùn)行調(diào)試
10.4.6 使用Flash Programmer下載
10.5 思考與練習(xí)
第11章 基于Nios Ⅱ的μC/OS-Ⅱ應(yīng)用
11.1 μC/OS-Ⅱ操作系統(tǒng)簡(jiǎn)介
11.2 基于Nios Ⅱ的μC/OS-Ⅱ?qū)嶒?yàn)
11.2.1 系統(tǒng)結(jié)構(gòu)圖
11.2.2 SOPC系統(tǒng)的創(chuàng)建
11.2.3 基于Nios Ⅱ 軟核處理器的軟件
11.2.4 測(cè)試硬件設(shè)計(jì)
11.2.5 編寫(xiě)μC/OS-Ⅱ的多任務(wù)控制程序
11.3 總結(jié)
11.4 思考與練習(xí)
參考文獻(xiàn)
