日韩偷拍一区二区,国产香蕉久久精品综合网,亚洲激情五月婷婷,欧美日韩国产不卡

第1章 VHDL入門

1.1 VHDL入門需掌握的基本知識

1.2 命名規則和注釋

1.3 對象及其說明、運算和賦值

1.3.1 信號、變量和常量

1.3.2 數據類型

1.3.3 信號、變量和常量的說明

1.3.4 常用運算符

1.3.5 賦值語句

1.4 if語句、process語句和case語句的使用

1.4.1 if語句

1.4.2 process語句

1.4.3 case語句

1.5 設計實體

1.5.1 實體

1.5.2 結構體

1.6 層次結構設計

1.6.1 component語句和port map語句

1.6.2 用層次結構設計方法設計一個與或門

1.7 一個通用寄存器組的設計

1.7.1 設計要求

1.7.2 設計方案

1.7.3 設計實現

1.8 用VHDL設計硬件的建議

第2章 16位實驗CPu設計實例

2.1 指令系統

2.1.1 指令系統格式

2.1.2 指令系統設計說明

2.2 實驗CPU總體設計方案

2.2.1 一條指令執行需要3拍時間

2.2.2 實驗CPU的總體構成

2.3 指令流程表

2.4 實驗CPU的VHDL程序源代碼

2.4.1 通用寄存器組部分regfile

2.4.2 取指部分instru_fetch

2.4.3 指令譯碼部分decoder_unit

2.4.4 執行部分exe_unit

2.4.5 存儲器部分memory_unit

2.4.6 程序包exp_cpu_components

2.4.7 頂層設計實體exp_cpu

第3章 QuartusⅡ基本使用方法

3.1 Quartus主屏幕

3.2 格雷碼計數器設計示例

3.3 仿真

3.3.1 生成仿真波形文件

3.3.2 設置仿真參數

3.3.3 啟動仿真且觀察波形

3.4 SOF格式文件下載

3.5 使用嵌入式邏輯分析儀進行實時測試

3.6 電原理圖和VHDL程序的層次結構設計

第4章 TEe—CA開放式CPU實驗教學系統介紹

4.1 TEC—CA的總體結構概述

4.1.1 TEC CA的組成部分

4.1.2 TEC—CA的總體結構

4.2 TEC—CA的設計指導思想

4.3 TEC—CA的功能概述

4.3.1 TEC—CA的基本功能

4.3.2 TEC—CA的擴展功能

4.4 子板

4.4.1 ACEXIK系列FPGA的特點

4.4.2 ACEXlK系列FPGA的結構

……

第5章 調試軟件Debugcontroller

第6章 計算機組成原理實驗

第7章 計算機系統結構實驗

附錄A VHDL基

附錄B EP1C6和EP1C12引腳

參考文獻