Verilog數字系統設計教程(第3版)
《普通高等教育"十一五"*規劃教材·北京高等教育精品教材：Verilog數字系統設計教程(第3版)》講述利用硬件描述語言(Verilog HDL)設計復雜數字系統的方法。這種方法源自20世紀90年代的美國，取得成效后迅速在其他先...
《普通高等教育"十一五"規劃教材·北京高等教育精品教材：Verilog數字系統設計教程(第3版)》講述利用硬件描述語言(Verilog HDL)設計復雜數字系統的方法。這種方法源自20世紀90年代的美國，取得成效后迅速在其他先進工業國得到推廣和普及。利用硬件描述語言建模、通過仿真和綜合技術設計出極其復雜的數字系統是這種技術的優勢。
《普通高等教育"十一五"規劃教材·北京高等教育精品教材：Verilog數字系統設計教程(第3版)》從算法和計算的基本概念出發，講述如何用硬線邏輯電路實現復雜數字邏輯系統的方法。全書共分三部分。及時部分內容共18章；第二部分共12個上機練習實驗范例；第三部分是Verilog硬件描述語言參考手冊，可供讀者學習、查詢之用。本書第2版后，在語法篇中增加了IEEE Verilog1364-2001標準簡介，以反映Verilog語法的變化。
《普通高等教育"十一五"規劃教材·北京高等教育精品教材：Verilog數字系統設計教程(第3版)》的講授方式以每2學時講授一章為宜，每次課后需要花loh復習思考。完成10章學習后，就可以開始做上機練習，由簡單到復雜，由典型到一般，循序漸進地學習Verilog HDL基礎知識。按照書上的本書可作為電子工程類、自動控制類、計算機類的大學本科高年級及研究生教學用書，亦可供其他工程人員自學與參考。
緒論
及時部分 Verilog數字設計基礎
第1章 Verilog的基本知識
1.1 硬件描述語言HDL
1.2 Verilog HDL的歷史
1.2.1 什么是Verilog HDL
1.2.2 Verilog HDL的產生及發展
1.3 Verilog HDL和VHDL的比較
1.4 Verilog的應用情況和適用的設計
1.5 采用Verilog HDL設計復雜數字電路的優點
1.5.1 傳統設計方法——電路原理圖輸入法
1.5.2 Verilog HDL設計法與傳統的電路原理圖輸入法的比較
1.5.3 Verilog的標準化與軟核的重用
1.5.4 軟核、固核和硬核的概念及其重用
1.6 采用硬件描述語言(Verilog HDL)的設計流程簡介
1.6.1 自頂向下(Top Down)設計的基本概念
1.6.2 層次管理的基本概念
1.6.3 具體模塊的設計編譯和仿真的過程
1.6.4 具體工藝器件的優化、映像和布局布線
小結
思考題
第2章 Verilog語法的基本概念概述
2.1 Verilog模塊的基本概念
2.2 Verilog用于模塊的測試
小結
思考題
第3章 模塊的結構、數據類型、變量和基本運算符號概述
3.1 模塊的結構
3.1.1 模塊的端口定義
3.1.2 模塊內容
3.1.3 理解要點
3.1.4 要點總結
3.2 數據類型及其常量和變量
3.2.1 常量
3.2.2 變量
3.3 運算符及表達式
3.3.1 基本的算術運算符
3.3.2 位運算符
小結
思考題
第4章 運算符、賦值語句和結構說明語句概述
4.1 邏輯運算符
4.2 關系運算符
4.3 等式運算符
4.4 移位運算符
4.5 位拼接運算符
4.6 縮減運算符
4.7 優先級別
4.8 關鍵詞
4.9 賦值語句和塊語句
4.9.1 賦值語句
4.9.2 塊語句
小結
思考題
第5章 條件語句、循環語句、塊語句與生成語句
概述
5.1 條件語句(if_else語句)
5.2 case語句
5.3 條件語句的語法
5.4 多路分支語句
……
第二部分 設計和驗證部分
第三部分 設計示范與實驗練習
第四部分 語法篇
第1章 Verilog的基本知識
1.1 硬件描述語言HDL
硬件描述語言(HDL，hardware description language)是一種用形式化方法來描述數字電路和系統的語言。數字電路系統的設計者利用這種語言可以從上層到下層(從抽象到具體)逐層描述自己的設計思想，用一系列分層次的模塊來表示極其復雜的數字系統。然后利用電子設計自動化(以下簡稱為EDA)工具逐層進行仿真驗證，再把其中需要變為具體物理電路的模塊組合經由自動綜合工具轉換到門級電路網表。接下去再用專用集成電路(ASIC)或現場可編程門陣列(FPGA)自動布局布線工具把網表轉換為具體電路布線結構的實現。在制成物理器件之前，還可以用Verilog的門級模型(原語元件或UDP)來代替具體基本元件。因其邏輯功能和延時特性與真實的物理元件一致，所以在仿真工具的支持下能驗證復雜數字系統物理結構的正確性，使投片的成功率達到100％。目前，這種稱為高層次設計(high—level—design)的方法已被廣泛采用。據統計，目前在美國硅谷約有90％以上的ASIC和FPGA已采用Verilog硬件描述語言方法進行設計。
……
